

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 08-194205

(43)Date of publication of application : 30.07.1996

(51)Int.Cl.

G02F 1/133

G02F 1/1343

G09G 3/36

(21)Application number : 07-005742

(71)Applicant : TOSHIBA CORP

(22)Date of filing : 18.01.1995



(72)Inventor : MOTAI TOMONOBU  
SUZUKI KOHEI

## (54) ACTIVE MATRIX TYPE DISPLAY DEVICE

## (57)Abstract:

**PURPOSE:** To provide an active matrix type liquid crystal display device with which the reduction of the electric power consumption of a driver IC is possible.

**CONSTITUTION:** This active matrix type liquid crystal display device has pixel electrodes 2 which are arranged in a matrix form on a first substrate, scanning lines 3 which are arranged in the horizontal direction between these pixel electrodes 2, signal lines 4 which are arranged in the vertical direction between the pixel electrodes 2, memory elements 6 of a static type which are respectively arranged in the respective intersected parts of the scanning lines 3 and the signal lines 4 and hold the binary display signals from the signal lines 4 according to the scanning signals from the scanning lines 3, switching elements 7 which are connected at one-side terminals to the pixel electrodes 2 and at their other-side terminals to wirings 5 applying reference potential and are turned on and off by the signals held in these memory elements 6, a second substrate which is arranged to face the first substrate and is provided with counter electrodes 8 so as to face the pixel electrodes 2 and a liquid crystal layer 10 which is disposed between the first and second substrates.



## LEGAL STATUS

[Date of request for examination]

19.12.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特許庁(JP)

(12)公開特許公報(A)

(11)特許出願公開番号

特開平8-194205

(43)公開日 平成8年(1996)7月30日

(51)Int.Cl.<sup>6</sup>

G 0 2 F 1/133

1/1343

G 0 9 G 3/36

識別記号

5 5 0

庁内整理番号

F I

技術表示箇所

審査請求 未請求 請求項の数3 O L (全 11 頁)

(21)出願番号 特願平7-5742

(22)出願日 平成7年(1995)1月18日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 ▲もたい▼ 友信

神奈川県横浜市磯子区新磯子町33番地 株

式会社東芝生産技術研究所内

(72)発明者 鈴木 公平

神奈川県横浜市磯子区新磯子町33番地 株

式会社東芝生産技術研究所内



(74)代理人 弁理士 鈴江 武彦

(54)【発明の名称】 アクティブマトリックス型表示装置

(57)【要約】

【目的】 ドライバICの消費電力を低減することのできるアクティブマトリックス型液晶表示装置を提供することにある。

【構成】 アクティブマトリックス型液晶表示装置において、第1の基板上にマトリックス状に配置された画素電極2と、画素電極2間に横列方向に配置された走査線3と、画素電極2間に縦列方向に配置された信号線4と、走査線3と信号線4の各交差部にそれぞれ配置され、走査線3からの走査信号に応じて信号線4からの2値表示信号を保持するスタティック型のメモリ素子6と、一方の端子が画素電極2に他方の端子が基準電位を与える配線5に接続され、メモリ素子6に保持された信号によりオン・オフするスイッチ素子7と、第1の基板と対向配置され、画素電極2と対向するように対向電極8が設けられた第2の基板と、第1及び第2の基板間に設けられた液晶層10とを備えたことを特徴とする。



(2)

## 【特許請求の範囲】

【請求項1】第1の基板上にマトリックス状に配置された画素電極と、

第1の基板上に一方に沿って配置された複数本の走査線と、

第1の基板上に前記走査線と交差する方向に配置された複数本の信号線と、

前記走査線と前記信号線との各交差部にそれぞれ配置され、前記走査線より入力された走査信号に応じて前記信号線より入力される2値表示信号を保持するスタティック型のメモリ素子と、

これらのメモリ素子に対応してそれぞれ設けられ、一方の端子が前記画素電極に接続され、他方の端子が基準電位を与える配線に接続され、前記メモリ素子に保持された信号により端子間をオン・オフするスイッチ素子と、第1の基板と対向配置され、前記画素電極と対向するように対向電極が設けられた第2の基板と、

第1及び第2の基板間に設けられた表示材料層と、を具備してなることを特徴とするアクティブマトリックス型表示装置。

【請求項2】前記表示材料層は液晶であり、前記基準電位を与える配線及び対向電極の少なくとも一方に交流信号を印加することを特徴とする請求項1記載のアクティブマトリックス型表示装置。

【請求項3】基板上にマトリックス状に配置された画素電極と、前記基板上に一方に沿って配置された複数本の走査線と、前記基板上に前記走査線と交差する方向に配置された複数本の信号線と、前記走査線と前記信号線との各交差部に配置され、前記走査線より入力された走査信号に応じて前記信号線より入力される表示信号を保持するメモリ素子と、これらのメモリ素子に対応してそれぞれ設けられ、一方の端子が前記画素電極に接続され、他方の端子が基準電位を与える配線に接続され、前記メモリ素子に保持された信号により端子間抵抗値が変化するスイッチ素子とを具備してなり、前記画素電極が所定数毎にブロック化され、該ブロック内の画素電極の寸法がそれぞれ異なっていることを特徴とするアクティブマトリックス型表示装置。

## 【発明の詳細な説明】

## 【0001】

【産業上の利用分野】本発明は、液晶ディスプレイなどの画像表示装置に係わり、特に薄膜トランジスタ等のスイッチ素子を用いたアクティブマトリックス型表示装置に関する。

## 【0002】

【従来の技術】近年、液晶ディスプレイ等の薄型の表示装置の開発が活発に行われている。なかでも、どこでも持ち運べる携帯用や大画面の表示への要求が高まっており、軽量化、使用時間の長時間化、低消費電力化が求められている。このためには、電源用バッテリーの高性能

化のほかに、表示装置自体の消費電力を下げる方法による効果大きい。

【0003】液晶表示装置では、背面照明として利用されている蛍光管、導光板、蛍光管用インバータの効率が低く、現状はこれら照明で消費される電力に対する高効率化による効果大きいことから、表示材料或いは表示パネル自体の改良による消費電力低減の試みは殆どない。しかし、将来的には表示パネル自体の消費電力を低減することが必要と考えられる。

10 【0004】表示パネル自体の消費電力は、おもにドライバIC特性と表示パネルの駆動方法に依存すると考えられており、使用ドライバICの低電圧化の改良が進められている。しかし、表示画素部にTFT（薄膜トランジスタ）等のスイッチ素子を設け、画像信号を短い周期で繰り返し書き込む方法（TFT-LCD）では、ドライバICの個々の画素駆動を担当するトランジスタの消費電力を低減することは容易ではない。

20 【0005】表示パネル自身の消費電力は、現状の10インチクラスのTFT-LCDでは、回路系の消費電力が1.5W程度で、バックライト照明が5W程度であるが、電池動作を長時間化するためには1W未満、望ましくは小型軽量電池での駆動が可能な0.2W未満が要求されている。この消費電力の問題は、照明を伴う透過型表示装置よりも、照明を伴わない反射型表示装置で顕著となる。特に、広告用表示装置等に使用される対角50センチ以上の表示装置では、消費電力量が設置場所の制約を生じさせていた。

30 【0006】図11(a)は、従来のアクティブマトリックス型液晶表示装置を示す回路構成図である。薄膜工程により、走査線73、信号線74、共通配線75、3端子スイッチ素子の薄膜トランジスタ77や画素部電極などが作成され、ドライバICより走査信号と画像信号が、各々走査線73と信号線74に入力される。ここで、走査信号が入力された薄膜トランジスタ77はオン状態となり、信号線74からの画像信号が補助容量78に蓄積されると共に液晶79に伝達される。走査信号が入力されない場合には、薄膜トランジスタ77はオフ状態となるため、オン時に印加された画像信号が液晶79にそのまま保持される。

40 【0007】このような構造の液晶表示装置では、書き込む信号がたとえ同一の画像であっても、液晶材料を交流駆動する必要上、再度、走査信号で薄膜トランジスタをオン状態にして、画像信号を再書き込む必要が生じる。よって、駆動信号を発生させる走査信号用・画像信号用ドライバICはたえず動作するので、電力は常に消費される。

50 【0008】これに対して、図11(b)に示すように、第1のスイッチ素子T1により容量性負荷C1にアナログ信号を保持することで、第2のスイッチ素子T2を動作させる方法が提案されている（J.Vanfleteren (I

(3)

DRC, 1988, p74-79))。しかし、表示画素のサイズが大きくなるにつれて、スイッチ素子T2及びこれにつながる容量負荷C2が大きくなるため、さらに保持したアナログデータに変動を生じさせないために、大容量の負荷容量C1を駆動する能力を持つスイッチ素子T1が必要となる。

【0009】例えば、設計上のC1の容量値が過度に小さい場合には、T1がオンからオフとなった時のT2へ送ったオン信号のレベル減少や、T2がオン状態となる境界電圧であるしきい値電圧が経時変動することでT2のオン抵抗の上昇が発生し、目的とする表示が達成されない。加えて、C1等の大型化は消費電力の上昇を招くこととなる。これらの設計上の問題は、本素子構成がアナログ的なサンプルホールド回路よりなっているためであり、新構成の表示装置が求められていた。

【0010】一方、アクティブマトリックス型液晶表示装置においては、面積変調によるデジタル階調表示を行う方法が提案されている。これは、画素電極を所定数毎にブロック化すると共に、ブロック内の各々の画素電極の寸法を変え、各ブロック内で表示すべき画素を選択することにより、各ブロックの表示画素面積をデジタル的に可変するものである。

【0011】しかし、従来の駆動方法では、TFTなどのスイッチ素子が持つ寄生容量によって、スイッチング時に表示性能に悪影響を及ぼす画素電位のレベルシフトが発生する。このレベルシフト量は、寄生容量と画素電極容量とのスイッチングノイズ電荷の分配比で決定され、画素電極の寸法が異なるとレベルシフト量は画素電極毎に異なり、対向電極電位の調整によっても無害化することは困難である。従って、実質的に面積階調は不可能であった。

【0012】

【発明が解決しようとする課題】このように従来、ドライバICの消費電力の低減のために、液晶等の表示材料層に信号を供給するためのスイッチ素子を走査線で直接駆動するのではなく、アナログ的なサンプルホールド回路を用いて駆動する方法が提案されているが、この方法では十分な効果は達成できなかった。

【0013】また、面積変調によるデジタル階調表示を行う例では、スイッチングノイズ電荷による画素電位のレベルシフトが発生し、このレベルシフト量は画素電極の寸法が異なると画素電極毎に異なり、対向電極電位の調整によっても無害化することは困難であり、従って実質的に面積階調は不可能であった。

【0014】本発明は、上記事情を考慮してなされたもので、その目的とするところは、ドライバICの消費電力を低減することのできるアクティブマトリックス型表示装置を提供することにある。

【0015】また、本発明の他の目的は、ドライバICの消費電力を低減することができ、かつ面積変調による

デジタル階調表示を可能としたアクティブマトリックス型表示装置を提供することにある。

【0016】

【課題を解決するための手段】上記課題を解決するために、本発明は次のような構成を採用している。即ち、本発明（請求項1）は、マトリックス配置された各画素にスイッチ素子を設けたアクティブマトリックス型表示装置において、第1の基板上にマトリックス状に配置された画素電極と、第1の基板上に一方方向に沿って配置された複数本の走査線と、第1の基板上に前記走査線と交差する方向に配置された複数本の信号線と、前記走査線と前記信号線との各交差部にそれぞれ配置され、走査線より入力された走査信号に応じて信号線より入力される2値表示信号を保持するスタティック型のメモリ素子と、これらのメモリ素子に対応してそれぞれ設けられ、一方の端子が前記画素電極に接続され、他方の端子が基準電位を与える配線に接続され、前記メモリ素子に保持された信号により端子間をオン・オフするスイッチ素子と、第1の基板と対向配置され、前記画素電極と対向するように対向電極が設けられた第2の基板と、第1及び第2の基板間に設けられた表示材料層とを具備してなることを特徴とする。

【0017】ここで、本発明の望ましい実施態様としては、次のものがあげられる。

- (1) 表示材料層は液晶であること。
- (2) 走査線及び信号線は、画素電極間に配置されていること。
- (3) 基準電位を与える配線及び対向電極の少なくとも一方に交流信号を印加すること。
- (4) 同一走査線に接続されたメモリ素子が走査選択される時に、配線又は対向電極から印加される交流信号を一定電位とすること。
- (5) 2値表示信号を保持するメモリ素子が不揮発性メモリにより形成されていること。
- (6) メモリ素子及びスイッチ素子は、薄膜トランジスタにより形成されていること。

【0018】また、本発明（請求項4）は、マトリックス配置された各画素にスイッチ素子を設けたアクティブマトリックス型表示装置において、基板上にマトリックス状に配置された画素電極と、前記基板上に一方方向に沿って配置された複数本の走査線と、前記基板上に前記走査線と交差する方向に配置された複数本の信号線と、前記走査線と前記信号線との各交差部に配置され、走査線より入力された走査信号に応じて信号線より入力される表示信号を保持するメモリ素子と、これらのメモリ素子に対応してそれぞれ設けられ、一方の端子が前記画素電極に接続され、他方の端子が基準電位を与える配線に接続され、前記メモリ素子に保持された信号により端子間抵抗値が変化するスイッチ素子とを具備してなり、前記画素電極が所定数毎にブロック化され、該ブロック内の

(4)

画素電極の寸法がそれぞれ異なっていることを特徴とする。

- (1) 表示材料層は液晶であること。
- (2) 走査線及び信号線は、画素電極間に配置されていること。
- (3) スイッチ素子は、オン・オフの2状態で動作し、複数の信号線と走査線をそれぞれ2状態の電位で駆動する駆動回路を備えていること。
- (4) メモリ素子、スイッチ素子、駆動回路は、同一基板上に形成された薄膜トランジスタから構成されていること。
- (5) メモリ素子を、応用システムの画像メモリとして用いること。

【0019】

【作用】本発明（請求項1）によれば、1画素毎に設けられたスタティック型のメモリ素子によって、その画素で表示すべき情報が次に変化するまで周期的に書き換える必要なく、その状態が保たれる。表示画素の表示情報が変化しない場合には、メモリ素子への情報の書き換えは不要であるため、走査信号や画像信号を周期的に書き加える必要がなくなり、ドライバICで消費される電力が低減される。

【0020】即ち、従来装置では容量負荷の充放電に大部分の電力が消費されていたが、本発明では、従来のように表示画像が変化しなくても交流駆動のために信号線に一定周期の極性反転された信号を印加する必要がなく、信号線を駆動する駆動回路はほぼ停止状態のためそこで消費される電力は殆ど無視できるほど小さくなる。唯一消費される電力は対向電極の交流駆動によるものとなるが、これはフリッカが視認されない程度の例えば60Hz以下の低い周波数で十分なため、消費電力は従来駆動法の100分の1から1000分の1程度にドラスティックに低減される。

【0021】また、メモリ素子としてスタティック型を用いているので、大容量の負荷容量やこれを駆動する能力を持つ大きなスイッチ素子を必要とすることはなく、この点からも消費電力の低減に有効である。さらに、液晶表示装置の場合、従来ではスイッチ素子のオフ特性或いはフリッカ視認の制約から画素への信号書き替え周期を延ばすことが難しかったが、本発明の装置では、全表示画素の書き換え周期や1画素の書き換え時間を延長することが可能となる。

【0022】また、本発明（請求項4）によれば、画素電極が所定数毎にブロック化され、そのブロック内の画素電極の寸法がそれぞれ異なっていることにより、1ブロックとして面積変調によるデジタル多階調表示が容易となる。従来の駆動法でこのように面積変調表示をしようとした場合、前述したようにスイッチングノイズ電荷による画素電位のレベルシフトが発生したが、本発明では、このスイッチングノイズ電荷によるレベルシフト

は、液晶などの光電変換部材のリーク抵抗を通じてスイッチング終了後の初期に消滅する。このため、表示性能に悪影響を及ぼすことがなく、面積変調によるデジタル多階調表示が可能である。

【0023】さらに、液晶などの光電変換部材の1画素の表示状態はオン又はオフの2状態であるため、中間調表示時でも視野角は広く、表示むらもない極めて良好な表示品位が得られる。

【0024】

- 10 【実施例】以下、本発明の実施例を、公知の半導体技術を応用した薄膜工程で形成された薄膜トランジスタを利用して作成した液晶表示装置を例として説明する。

（実施例1）図1は、本発明の第1の実施例に係わるアクティブマトリックス型液晶表示装置の基本構成を示すもので、(a)は素子構造断面図、(b)は回路構成図である。ガラス等からなる第1の基板1上に画素電極2がマトリックス状に配置されており、画素電極2間には紙面左右方向に走査線3が、上下方向に信号線4が配置されている。また、走査線3と平行に参照線5が配置され、走査線3と信号線4の交差部に後述するメモリ素子6が設けられ、メモリ素子6と画素電極2間にはスイッチ素子7が設けられている。

【0025】基板1上には所定距離離してガラス等からなる第2の基板9が対向配置されており、基板9の対向面には対向電極8が形成されている。そして、各基板1、9間に表示材料層としての液晶層10が封入されている。なお、図中の13は走査線ドライバ、14は信号線ドライバ、15は参照線ドライバである。

- 30 【0026】図2(a)は、本実施例の1画素部構成を示す回路図である。マトリックス状に形成された走査線3と信号線4の交差部に2値データ保持メモリ素子6が接続されており、このメモリ素子6には、保持されている情報を出力する出力部が設けられている。出力部には、3端子スイッチ素子7の制御端子が接続されている。このスイッチ素子7は、参照線5と画素電極2との間の抵抗値を制御し、液晶層10のバイアス状態を調整している。

40 【0027】図2(a)におけるメモリ素子の例として、2段インバータを用い正帰還させた形のメモリ回路、即ちスタティック型メモリ素子が考えられる。本回路では、トランジスタのオフ特性が十分でなくアナログ信号用素子として利用不可能なトランジスタ素子で実現ができる特徴を持つ。

50 【0028】具体的な回路構成を、図2(b)に示す。前記図11(b)と比較して、容量C1が不要であるため、図11(b)の素子T1に対応する図2の素子21は小さくてもよい。スイッチ素子21とインバータ回路部22、23の各素子サイズは、インバータ回路部の最適段数比nと同様な考え方で設計可能である。具体的には、素子21、22、23、24の素子サイズの比が、

(5)

1 : n : n : n \* n で規定した場合には  $n = 1 \sim 10$ 、願わくば  $n = 2 \sim 10$  が良好な設計条件である。

【0029】図3(a)(b)及び図4(a)(b)にその他のメモリ素子を使用した1画素部の回路構成例を示す。図3(a)と(b)、図4(a)と(b)は、それぞれ3端子スイッチ素子の接続位置が異なる構成例を示している。従来構造より表示画素の構成する素子数が増加するため、透過型の表示素子では光利用効率が減少するが、反射型の液晶表示装置では反射電極下にメモリ素子などを形成できるため本表示素子による光利用効率の低下は生じない。

【0030】駆動波形は、図5のように従来の液晶表示装置の駆動のように線順次駆動となる。走査線3に順次走査パルス印加し、これに同期させたメモリ素子6にスイッチ素子7の開閉を制御する信号を信号線4を通して入力する。一方、共通電極(対向電極8)には交流信号を入力する。上述の通り、液晶材料の抵抗値とスイッチ素子の抵抗値の比の条件が満足されれば、上記回路・駆動で良好な表示が可能となる。

【0031】本装置は理想上、静止画像のように表示画像に変化がなくなれば、メモリ素子6へのリフレッシュは不要である。しかし、図5のように、単純な矩形波入力による駆動では、スイッチがオン状態からオフ状態へ切り替わる時にスイッチ側の液晶電位が、交流駆動信号の高い電位か低い電位かのどちらかの電位状態に固定化されるので、液晶部に直流電圧成分が加わることとなる。よって、表示性能を向上するためには、スイッチがオフ状態へ切り替わる時の液晶電位設定のための、リフレッシュ期間を設ける必要が生じる。

【0032】最も簡単な方法として、図6(a)のように、共通電極の交流信号の間にブランキング期間を設ける方法がある。従来型のデバイスでは、図11(a)の液晶79やスイッチ素子77のリーク電流による電位低下を保証する容量78を液晶容量に並列接続しているために、信号の書き込み時間を短縮することが容易でなかった。本発明の素子では、図2(b)のように、スイッチ素子21のゲート開閉のための信号を送るのみであるために、リフレッシュの時間は従来型の素子に見られる走査時間よりも短くて済む。

【0033】また、図6(b)のように、全画素を連続的にリフレッシュせず、リフレッシュするラインの時間を分割し、矩形信号である液晶駆動信号間に挿入することも可能である。挿入法は、一定時間で見た場合に全ライン上のメモリがリフレッシュされることが望ましいが、走査ラインの一定位置で、表示画面が変化する場合、例えば点滅表示部分が固定位置である場合には、該当する表示ラインに重みを付けてリフレッシュすることも可能である。

【0034】なお、図6(b)において、Tgはリフレッシュパルス幅、1は1回のリフレッシュライン数であ

り、1画面書き替えのためのリフレッシュ回数は、(ゲートライン数)/1で定義される。

【0035】このように本実施例によれば、1画素毎にスタティック型のメモリ素子6を設け、この素子6の記憶情報でスイッチ素子7を駆動するようにしているので、表示情報が変化しない場合には、メモリ素子7への情報の書き換えは不要である。このため、走査信号や画像信号を周期的に書き加える必要がなくなり、ドライバICで消費される電力が大幅に低減される。

【0036】また、メモリ素子6がスタティック型であることから、前記図11(b)に示した従来のように、大容量の負荷容量C1やこれを駆動する能力を持つ大きなスイッチ素子T1を必要とすることはなく、この点からも消費電力の低減に有効である。さらに、本実施例では、スイッチ素子のオフ特性或いはフリッカ視認の制約が抑制され、全表示画素の書き換え周期や1画素の書き換え時間を延長することが可能となる。

【0037】本実施例において、アモルファスシリコン薄膜を使用した10インチクラスのTFT-LCDでの消費電力試算は、表示画面を書換ええない状態で10mW、毎秒一画面の書換え状態としても30mW未満と、従来と比較して、50分の1の大幅な低消費電力化が実現できた。

(実施例2) 図7は、本発明の第2の実施例に係わるアクティブマトリックス型液晶表示装置を説明するためのもので、(a)は1画素部構成を示す回路図、(b)はメモリ素子の構造断面図である。

【0038】本実施例は、基本的には第1の実施例と同様であるが、図7(a)に示すように、メモリ素子30として書換可能な不揮発性メモリを用いている。メモリ素子30の具体的構成は図7(b)に示す通りであり、通常の逆スタガー型TFTのゲートを2層構造としたものである。図中の31は基板、32は第1ゲート(制御ゲート)、33はゲート絶縁膜、34は第2ゲート(浮遊ゲート)、35はトンネル絶縁膜、36はa-Si等の活性層、37は保護絶縁膜、38a、38bはソース・ドレイン電極である。

【0039】書換の回数は、従来駆動のスイッチング回数を目安である $10^7$ 回以上の書き換え動作を満足することが理想であるが、静止画表示が主体となる表示装置であるならば、書き換え回数は100~10000分の1に減少させることが可能で本表示装置のメモリ素子として利用できる。上述のメモリ素子は、EEPROM構成となっているが、誘電体材料の電場-誘電率カーブ(D-Eカーブ)が、ヒステリシスを特性を有する材料で構成される場合も同様の表示装置が構成可能である。

【0040】具体的には、図8に示すように、ヒステリシスを有する誘電体材料をゲート絶縁膜として利用することでメモリ素子を作成し、メモリ素子に加える端子間電圧を制御することで、メモリ素子のリセット、メモリ



(6)

の信号書き込みを行う。図のように、メモリ素子に薄膜トランジスタ7を接続する方法に加えて、直接表示電極にメモリ素子の接続も駆動信号の改良により可能である。

【実施例3】第1の実施例では、Vcom（共通電極8）のみに交流信号を入力して液晶材料を駆動しているが、交流信号はVref（参照線5）側に入力してもよい。Vrefに交流信号を入力した場合、液晶層10を介して参照線5と共通電極8との結合容量による共通電極電位の変動が観測される。この変動の対策としては、参照線5毎に駆動信号の符号を反転させた信号を利用する方法があり、さらに交流駆動信号の周期を走査時間毎にすることも可能である。

【0041】一方、交流信号をVcomとVrefの両方に入力し、駆動することも可能であり、駆動信号用ドライバICの低電圧化が可能となる。この駆動は、Vcomのみを交流駆動した場合と比較して、ドライバICの出力端子1個に流れる電流量あるいは、出力される電圧が低くなり、ドライバICが消費する電力を下げる事が可能となる。

【0042】各実施例におけるメモリ素子の活性層を構成する材料としては、単結晶シリコン、多結晶シリコン、アモルファスシリコンが考えられるが、特に本構造の表示素子は、3端子スイッチ素子の動作が可能な素子であれば、開閉時の抵抗値の比が $10^5$ 倍程度であることが望ましいが、最低で100倍程度であっても実施が可能と考える。これは、活性層を有機材料や150℃程度の低い温度、或いはそれ以下で成膜されたアモルファスシリコンなどの使用も考えられるようになり、各材料のプロセス上の制約、素子構造上の制約が緩和される。

【0043】また、フォトリソグラフィ工程を減らした素子などで、従来では表示素子として不十分なスイッチ特性の素子であっても、さらに高いコントラスト表示が得られる。また、図2(b)中の素子24を各種アニール等の方法で性能向上することでサイズの小型化を実現できる。一方、表示材料の液晶においても、電気光学的な材料特性が、通常使用範囲で経時劣化しないのであれば、フリッカが視認されにくい長周期側の交流信号（～10秒）に設定することも可能である。

【実施例4】メモリ素子のリフレッシュをする方法は、上述の通り表示画面に変化が発生しているラインに重み付けをすることで、他の静止画表示部分の消費電力を抑えることが実現できた。本駆動方法は、従来の線順次駆動（走査配線を順次走査する駆動法）の改良で駆動部分を構成できるが、認識された動画部分に対応した走査配線をスキャンすることが必要となる。動画部分を正確に認識し、動画部のみの信号情報を書き換えることは、単純に走査配線数を減少させる効果から低消費電力化となるが、駆動ICの構成が複雑となり、かえって消費電力の上昇を招くことになる。

【0044】そこで、動画表示部の指定ライン数をブロック化することで、トータルの駆動ICの消費電力の低減がはかれる。ブロック化するライン数としては、10～200、望ましくは50～100の走査線数がよい。ブロック化したラインの指定方法は、画像信号の入力部に画像メモリを設け動画部分を検出し、検出した走査ライン部のブロック位置と信号を駆動ICへ出力する。この出力をもとに、動画表示部分に対応したメモリ素子への信号供給を行う。

10 【0045】外部に画像メモリを有することは、該当するメモリの消費電力が本表示素子の消費電力に較べ低減されなければならない。理想では、表示画素毎に画像メモリを持つ必要があるが、例えば同一走査ラインの表示信号を一定周期或いは順次全てサンプリングして、2値情報をカウントした後、記憶してある前カウントデータとの比較を行うことで、簡易に動画を検出することができる。

20 【0046】この方法では、表示画素がオン状態の総数が同じであった場合には、動画表示であっても認識することができないが、上述の方法に加えて、ブロック化した走査ライン部のメモリデータの合計を使用しての比較により、動画認識の誤差は大幅に減少可能となる。一方、本カウンタ方式で問題となるのは、サンプリング部とカウンタ部で発生するカウントミスである。カウントミスが多い場合には、全てを動画と認識してしまうために本構成回路の効果が期待できない。そこで、比較時に予めカウント誤差を考慮することで、本問題を解決できる。

30 【0047】画像メモリと同メモリ情報から動画の情報を得る動画検出部の構成を簡略化する方法としては、表示装置に半固定的な表示の重み付けをする方法も考えられる。具体的には、パソコン等のソフトウェアの多くは、表示画面の周辺部に選択用或いは機能表示の画面を有することが多い。この選択用の画面表示の多くは、変化することが多くない。このような場合、代表的なソフトウェアに対しては、予め動画表示が多くない領域が分かっているので、その領域に対する走査信号のリフレッシュの重み付けを下げる事が可能となる。

40 【0048】個別のソフトウェアに関しても、静止画である確率が高い表示領域が存在する場合には、ユーザがその領域を指定することで重み付けすることも可能となる。PDA等の操作画面がある程度予測可能な機器に関しては、表示装置側に画面のリフレッシュする重み付けを予め幾つか用意しておき、DIP-SW等のスイッチで指定する方法も可能である。

50 【0049】また、測定機器等の操作画面等においても、頻りに画面の表示状態が変化する領域は、測定結果を表示する部分や操作案内をするメニューの部分が主となる。加えて、これら計測器などは、ユーザが操作パネルを操作しない場合は、測定結果の表示のみが変化する



(7)

ことが予め分かっているため、測定結果表示の部分に対応した画面を走査してメモリ素子への信号供給を行えばよいことになる。

【0050】この場合も、表示装置側での設定で対応できる。さらに細かくは、動画表示で走査されるライン数が少なければ、本装置の効果が高くなるので、動画表示部分が特定の連続した走査ライン上に集中するように、動画表示の画面をレイアウトすればよい。

(実施例5) 図9は本発明の第5の実施例に係わるアクティブマトリックス型液晶表示装置の1ブロックの概略回路構成図である。

【0051】ここでは、4ビット16階調表示の場合である。表示装置全体の画素ブロック数を $M \times N$ 個としたときの $i, j$ 番目のブロック( $i$ は $1 \sim M$ 、 $j$ は $1 \sim N$ )について示している。パソコンで現在主流のVGA規格の表示の場合、 $M=640$ 、 $N=480$ となる。

【0052】画面X方向のアドレス線 $ADRS-X_i$ と画面Y方向のアドレス線 $ADRS-Y_j$ との交点にANDゲート $G_{ij}$ が設けられ、その出力と4本の画像データ線 $D_0 \sim D_3$ の各々の交点にANDゲート $G_{0ij} \sim G_{3ij}$ が設けられている。ANDゲート $G_{0ij} \sim G_{3ij}$ の出力はメモリ素子 $M_{0ij} \sim M_{3ij}$ に接続され、メモリ素子 $M_{0ij} \sim M_{3ij}$ の出力はスイッチングトランジスタ $T_{0ij} \sim T_{3ij}$ のゲート電極に接続され、スイッチングトランジスタ $T_{0ij} \sim T_{3ij}$ のオンオフを制御する。スイッチングトランジスタ $T_{0ij} \sim T_{3ij}$ のソース又はドレイン電極の一方は第1の共通電位線 $COM_1$ に、他方は画素電極を介して画素の液晶 $P_{0ij} \sim P_{3ij}$ に接続されている。

【0053】なお、本実施例のメモリ素子は第1の実施例で用いたようなスタティック型に限らず、ダイナミック型でもよいし、さらにEEPROMでもよく、各種の方式を利用することができる。

【0054】画素電極の面積はそれぞれ異なり、図10に示すように、 $P_0$ に対応した画素電極の面積を1とすると $P_1$ は2倍、 $P_2$ は4倍、 $P_3$ は8倍になっている。画素の液晶 $P_{0ij} \sim P_{3ij}$ の他端は共通電極である第2の共通電位線 $COM_2$ に接続されている。第1の共通電位線 $COM_1$ と第2の共通電位線 $COM_2$ の間には交流の液晶駆動電源 $DRV$ が接続されている。

【0055】本実施例の動作は次のようになる。4ビットの画像データは、画面X方向のアドレス線 $ADRS-X_i$ と画面Y方向のアドレス線 $ADRS-Y_j$ が共にアクティブの時メモリ素子 $M_{0ij} \sim M_{3ij}$ に記憶され、次に再び選択されるまでその状態を保持し続ける。対向電極には、用いた液晶の駆動に必要な一定の交流電圧(例えば現在一般に使われているTN液晶では $\pm 5V$ の10V振幅の電圧)が印加されるが、この1画素毎に設けられたメモリ回路 $M_{0ij} \sim M_{3ij}$ によって制限されるスイッチングトランジスタ $T_{0ij} \sim T_{3ij}$ によって、画素の

液晶 $P_{0ij} \sim P_{3ij}$ には上記駆動電圧が印加されるか印加されないかが制御され、所望の表示状態が維持される。

【0056】従来のアクティブマトリクス液晶表示装置では、データ線駆動回路や制御回路の内部等価容量やデータ線配線容量負荷の充放電、対向電極容量の高速充放電のなどに大部分の電力が消費されていたが、本実施例では、従来のように表示画像が変化しなくても交流駆動のためにデータ線に一定周期の極性反転された信号を印加する必要がなく、データ線駆動回路や制御回路はほぼ停止状態のため、そこで消費される電力は殆ど無視できるほど小さくなる。唯一消費される電力は対向電極の直流駆動によるものとなるが、これはフリッカが視認されない程度の例えば60Hz以下の低い周波数で十分なため、消費電力は従来駆動法の100分の1から1000分の1程度に低減される。

【0057】この理由を、以下に説明する。対向電極全体の容量 $C_{com}$ は、電極面積 $S$ と液晶の誘電率 $\epsilon$ 、ギャップ $d$ でほぼ決定され、 $C_{com} = \epsilon S / d$ となり、10インチクラスの液晶表示装置の場合その容量は0.1~0.3 $\mu F$ 程度である。この容量を周波数 $f_{drv}$ 、電圧 $V_{drv}$ の交流電圧で充放電させるに消費される電力 $P_{com}$ は、 $P_{com} = C_{com} \cdot f_{drv} \cdot V_{drv}^2$ で与えられ、 $\pm 5V$ で60Hzで駆動した場合には0.15mW~0.45mWと非常に小さいものになる。実際には、液晶のリーク抵抗やメモリ回路や駆動回路内のリーク電流による電力消費がそれに加算されるが、全体としての消費電力はそれでも1mWから数10mW程度に小さく抑えられる。

【0058】さらに、画素電極が所定数毎にブロック化され、そのブロック内の画素電極の寸法がそれぞれ異なっていることにより、1ブロックとして面積変調によるデジタル多階調表示が容易となる。従来の駆動法でこのような面積変調表示をしようとしたときの以下の問題が発生せず、極めて高画質の表示品位が得られる。

【0059】従来駆動では、TFTなどのスイッチ素子を持つ寄生容量によってスイッチング時に、表示性能に悪影響を及ぼす画素電位のレベルシフトが発生するが、このレベルシフト量は上記寄生容量と画素電極容量とのスイッチングノイズ電荷の分配比で決定され、画素電極の寸法が異なるとレベルシフト量は画素電極毎に異なり対向電極電位の調整によっても無害化することが困難であり、実質的に面積階調は不可能であった。

【0060】本実施例では、このスイッチングノイズ電荷によるレベルシフトは、液晶のリーク抵抗を通じてスイッチング終了後の初期に消滅するため、表示性能に悪影響を及ぼすことがなく、面積変調によるデジタル多階調表示が可能である。また、この方法では液晶の1画素の表示状態ではオン又はオフの2状態であるため、中間調表示時でも視野角は広く、表示むらやフリッカもな

(8)

い極めて良好な表示品位が得られる。

【0061】なお、本発明は上述した各実施例に限定されるものではない。実施例では、表示材料層として液晶を用いたが、これに限らず他の材料を用いることができる。例えば、ELやプラズマディスプレイ等に適用することが可能である。また、液晶の場合は、反射型に限らず透過型に適用することも可能である。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。

【0062】

【発明の効果】以上詳述したように本発明によれば、1画素毎にスイッチ素子を制御するためのスタティック型のメモリ素子を設けているので、走査信号や画像信号を周期的に書き加える必要がなくなり、ドライバICで消費される電力を低減することができる。従って、従来型の電源装置の小型化、或いは充電型電源装置の使用時間延長を可能とする。

【0063】また本発明によれば、所定数の画素毎にブロック化して階調表示を行う方式において、1画素毎にスイッチ素子を制御するためのメモリ素子を設けているので、スイッチングノイズ電荷によるレベルシフトを抑制することができ、ドライバICの消費電力を低減することができ、かつ面積変調によるデジタル階調表示を行うことが可能となる。

【図面の簡単な説明】

【図1】第1の実施例に係わるアクティブマトリックス型液晶表示装置の基本構成を示す素子構造断面図と回路構成図。

【図2】第1の実施例の1画素部構成を示す回路構成図。

【図3】第1の実施例の変形例を示す回路構成図。

【図4】第1の実施例の変形例を示す回路構成図。

【図5】第1の実施例における駆動信号の一例を示す図。

【図6】第1の実施例における駆動信号の他の例を示す図。

【図7】第2の実施例に係わるアクティブマトリックス型液晶表示装置の1画素部構成を示す回路図とメモリ素子の構造断面図。

【図8】第2の実施例における駆動信号の一例を示す図。

【図9】第5の実施例に係わるアクティブマトリックス型液晶表示装置の1ブロックの概略回路構成図。


【図10】1ブロックにおける画素の大きさ及び配置例を示す図。

【図11】従来のアクティブマトリックス型液晶表示装置を示す回路構成図。

【符号の説明】


- 1…第1の基板
- 2…画素電極
- 3…走査線
- 4…信号線
- 5…参照線
- 6…メモリ素子
- 7…スイッチ素子
- 8…対向電極
- 9…第2のガラス基板
- 10…液晶層（表示材料層）
- 21…スイッチ素子
- 22, 23…インバータ素子
- 24…スイッチ素子

【図10】





(9)


【図 1】





【図 2】



【図 3】




【図4】





(10)


【図5】




【図7】



【図6】




【図8】




(11)


【図9】



【図11】



(a)



(b)

【公報種別】特許法第17条の2の規定による補正の掲載  
【部門区分】第6部門第2区分  
【発行日】平成14年4月10日(2002.4.10)

【公開番号】特開平8-194205  
【公開日】平成8年7月30日(1996.7.30)  
【年通号数】公開特許公報8-1943  
【出願番号】特願平7-5742  
【国際特許分類第7版】

G02F 1/133 550

1/1343

G09G 3/36

【FI】

G02F 1/133 550

1/1343

G09G 3/36

【手続補正書】

【提出日】平成13年12月19日(2001.12.19)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】0018

【補正方法】変更

【補正内容】

【0018】また、本発明(請求項3)は、マトリクス配置された各画素にスイッチ素子を設けたアクティブマトリクス型表示装置において、基板上にマトリクス状に配置された画素電極と、前記基板上に一方向に沿って配置された複数本の走査線と、前記基板上に前記走査線と交差する方向に配置された複数本の信号線と、前記走査線と前記信号線との各交差部に配置され、走査線より入力された走査信号に応じて信号線より入力される表示信号を保持するメモリ素子と、これらのメモリ素子に対応してそれぞれ設けられ、一方の端子が前記画素電極に接続され、他方の端子が基準電位を与える配線に接続され、前記メモリ素子に保持された信号により端子間抵抗値が変化するスイッチ素子とを具備してなり、前記画素電極が所定数毎にブロック化され、該ブロック内の画素電極の寸法がそれぞれ異なっていることを特徴とする。

(1) 表示材料層は液晶であること。

(2) 走査線及び信号線は、画素電極間に配置されていること。

(3) スwitch素子は、オン・オフの2状態で動作し、複数の信号線と走査線をそれぞれ2状態の電位で駆動する駆動回路を備えていること。

(4) メモリ素子、スイッチ素子、駆動回路は、同一基板上に形成された薄膜トランジスタから構成されていること。

(5) メモリ素子を、応用システムの画像メモリとして用いること。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0022

【補正方法】変更

【補正内容】

【0022】また、本発明(請求項3)によれば、画素電極が所定数毎にブロック化され、そのブロック内の画素電極の寸法がそれぞれ異なっていることにより、1ブロックとして面積変調によるデジタル多階調表示が容易となる。従来の駆動法でこのように面積変調表示をしようとした場合、前述したようにスイッチングノイズ電荷による画素電位のレベルシフトが発生したが、本発明では、このスイッチングノイズ電荷によるレベルシフトは、液晶などの光電変換部材のリーク抵抗を通じてスイッチング終了後の初期に消滅する。このため、表示性能に悪影響を及ぼすことなく、面積変調によるデジタル多階調表示が可能である。